PCB panellerinin tasarım tarafında çukur ve sızıntılardan nasıl kaçınılabilir!

Elektronik ürünlerin tasarımı, şematik şemaların çizilmesinden PCB düzenine ve kablolamalarına kadar uzanır.Takip çalışmalarımızı engelliyor.Bu nedenle, bu alanda bilgimizi geliştirmek ve her türlü hatadan kaçınmak için elimizden geleni yapmalıyız.

Bu makale, gelecekte aynı çukurlara basmaktan kaçınmak için PCB çizim tahtası kullanıldığında yaygın sondaj problemlerini tanıtır.Çukurdan., kör delik ve gömülü delik. delikler aracılığıyla plug-in delikleri (PTH), vida konumlama delikleri (NPTH), kör, gömülü delikler ve delikler aracılığıyla (VIA) delikler,Bunların hepsi çok katmanlı elektrik iletkenliği rolünü oynarDelik türünden bağımsız olarak, eksik delik probleminin sonucu, tüm ürün partilerinin doğrudan kullanılmamasıdır.sondaj tasarımının doğruluğu özellikle önemlidir..

PCB tablolarının tasarım tarafındaki çukur ve sızıntıların durum açıklaması

Sorun 1:Altium tarafından tasarlanan dosya yuvaları kayboldu.

Sorunun açıklaması:Çubuk eksik ve ürün kullanılamaz.

Sebep analizi: Tasarım mühendisi paket yaparken USB cihazı için yuva kaçırmış.ama doğrudan delik sembol katmanında yuva çizdiTeorik olarak, bu işlemde büyük bir sorun yok, ama üretim sürecinde, sadece sondaj tabakası sondaj için kullanılır,Bu yüzden diğer katmanlarda boşlukların varlığını görmezden gelmek kolaydır, sonuç olarak bu yuvarlakta sondaj yapılmamıştır ve ürün kullanılamaz. Lütfen aşağıdaki resme bakın;

Çukurlardan nasıl kaçınabilirsiniz:Her bir katmanOEM PCBTasarım dosyası, her katmanın işlevine sahiptir. matkap delikleri ve yuva delikleri matkap tabakasına yerleştirilmelidir ve tasarımın üretilebileceği düşünülemez.

İkinci soru:Altium'dan yaratılmış bir dosya, delik 0 D kodu ile.

Sorunun açıklaması:Sızıntı açık ve iletken değil.

Sebep analizi:Şekil 1'e bakınız, tasarım dosyasında bir sızıntı var ve sızıntı DFM üretilebilirlik kontrolü sırasında belirtilmiştir.Altium yazılımındaki deliğin çapı 0'dur., tasarım dosyasında delik olmaması sonucu, Şekil 2'ye bakın.

Bu sızıntı deliğinin nedeni tasarım mühendisinin deliği delerken bir hata yapmasıdır.Tasarım dosyasında sızıntı deliğini bulmak zordur.Sızıntı deliği elektrik arızasını doğrudan etkiler ve tasarlanmış ürün kullanılamaz.

Çukurlardan nasıl kaçınabilirsiniz:DFM üretilebilirlik testi, devre diyagramı tasarımı tamamlandıktan sonra yapılmalıdır.Üretimden önce DFM üretilebilirlik testleri bu sorunu önleyebilir.

Şekil 1: Tasarım dosyası sızıntısı

Şekil 2: Altium diyaframı 0

Soru 3:PADS tarafından tasarlanan dosya yolları çıkış yapamaz.

Sorunun açıklaması: Sızıntı açık ve iletken değildir.

Sebep Analizi:Lütfen Şekil 1'e bakın, DFM üretilebilirlik testini kullanırken, birçok sızıntı gösterir. Sızıntı sorununun nedenini kontrol ettikten sonra, PADS'deki viaslardan biri yarı iletken bir delik olarak tasarlandı.,Sonuç olarak, tasarım dosyası yarı iletken deliği çıkartmıyor, bu da bir sızıntıya neden oluyor, 2. resme bakın.

Çift taraflı panellerde yarı iletken delikler yoktur. Mühendisler yanlışlıkla tasarım sırasında yarı iletken delikler olarak delikler üzerinden ayarlanır ve çıkış yarı iletken delikler çıkış sondajı sırasında sızdırılır,Sızıntılı deliklere yol açan.

Çukurlardan nasıl kaçınabilirsiniz:Bu tür hataları bulmak kolay değil.Sızıntı sorunlarından kaçınmak için DFM üretilebilirlik analizi ve denetimi yapmak ve üretimden önce sorunları bulmak gerekir..

Şekil 1: Tasarım dosyası sızıntısı

Şekil 2: PADS yazılımı çift panelli viaslar yarı iletken viaslardır